http://update.proggen.org/ 2026-04-19T17:31:51+0200 http://update.proggen.org/ http://update.proggen.org/lib/tpl/proggenY/images/favicon.ico text/html 2022-09-22T19:39:26+0200 Anonymous (anonymous@undisclosed.example.com) http://update.proggen.org/doku.php?id=electronics:projects:adder:build&rev=1663868366 Optimieren Wir haben nun den Volladdierer soweit zerstückelt, dass wir ihn jetzt schon bauen könnten. Aber die Anzahl der Transistoren pro Gatter ist im Moment noch sehr hoch und kann noch optimiert werden. Gatter-Optimierung Der erste Schritt ist das Vereinfachen des XORs. Wir hatten im vorherigen Abschnitt gesagt, das <m>A ⊕ B= (overline{A} ∧ B) ∨ (A ∧ overline{B})</m> ist, aber auch <m>overline{(A ∧ B)} ∧ ( A ∨ B)</m>. In Hardware gegossen sieht das so aus: text/html 2022-09-22T19:39:26+0200 Anonymous (anonymous@undisclosed.example.com) http://update.proggen.org/doku.php?id=electronics:projects:adder:hardware_implementation&rev=1663868366 Hardwareumsetzung Wir haben nun unseren Volladdierer in drei einfacherer Teile zerlegt, aber das ist noch nicht einfach genug um es zu bauen. Wir müssen erst noch unsere Halbaddierer auf seine booleschen Operatoren vereinfachen, was zum Glück nicht so schwer ist. text/html 2022-09-22T19:39:26+0200 Anonymous (anonymous@undisclosed.example.com) http://update.proggen.org/doku.php?id=electronics:projects:adder:hardware_optimisation&rev=1663868366 Hardwareoptimierung Am Ende des letzten Beitrags wurde schon eine fertige Schaltung vorgestellt, aber mit dem ernüchternden Hinweis, das es Probleme gibt. Um diese Probleme kümmern wir uns nun. Grundsätzlich Das Grundsätzliche Problem ist die Wirkungsweise des NPN-Transistors. Damit dieser Schaltet muss ein Strom von der Basis zum Emitter fließen. Betrachtet man also folgendes UND-Gatter: text/html 2022-09-22T19:39:26+0200 Anonymous (anonymous@undisclosed.example.com) http://update.proggen.org/doku.php?id=electronics:projects:adder:theory&rev=1663868366 Allgemeines Unter einem Volladdierer versteht man eine Schaltung, die drei einstellige binäre Zahlen addiert. Dazu hat diese Schaltung drei Eingänge: * x * y * Carry in (<m>c_IN</m>) und zwei Ausgänge: * s * Carry out (<m>c_OUT</m>)